JP-A 4189023; JP-A 2319279; JP-A 90319279

COPYRIGHT: (C)1992, JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan (1)

Terms: 4189023 (Edit Search)

View: Full

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

Copyright © 2001 LexisNexis, a division of Reed Elsevier Inc. All rights reserved.

THIS PAGE BLANK (USPTO)

19 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-189023

⑤Int.Cl. 5

識別記号 庁内整理番号

❸公開 平成4年(1992)7月7日

H 03 K 5/00

V 7125-5 J

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称 パルス同期化回路

②特 願 平2-319279

②出 願 平2(1990)11月22日

@発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ピクタ

一株式会社内

切出 願 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 超 1

1. 発明の名称

パルス同期化回路

2. 特許請求の範囲

第1のクロックにより生成された周朝性の入力 パルスを連延して選張パルスを出力する選延回路 と、

前に入力パルスと第2のクロックとのタイミング関係を判定して、競合関係にあると判定したときに所定の出力を得る判定回路と、

前記判定回路の出力を複分して出力する複分回路と、

前記積分回路の出力を切換タイミングパルスによってラッチして出力する第1のラッチ回路と、前記入力パルスと前記連延パルスとを前記第1のラッチ回路の出力により切り換えて出力するスイッチと、

前記スイッチの出力を前記第2のクロックでラッチして確定した同期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同

期化回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、入力パルスと非同期なクロックとの競合関係を避けるようにしたパルス同期化回路に関する。

(従来の技術)

デジタル回路に入力するパルスをそのデジタル回路のクロックに同期させるために、従来よりパルス同期化回路が用いられていることは罵知の通りである。

第6回は従来のパルス同期化回路を示す構成図であり、第7回はそのパルス同期化回路の周辺回路を示すプロック図である。

まず、第7回を用いて世来のパルス同期化回路 4及びその周辺回路について説明する。第1の計数回路1には第1のクロックCK1が、第2の計数回路2には第2のクロックCK2がそれぞれ入力される。また、パルス同期化回路4にも第2のクロックCK2が入力される。

SEST AVAILABLE COPY

そして、第1のクロックCK1で動作している第1の計数回路1から出力されるデコードパルスは、パルス同期化回路4に入力され、パルス同期化回路4は、第2のクロックCK2で動作する第2の計数回路2へ同期をとるためのリセットパルスを出力する。

従来のパルス同期化回路 4 は第 6 図に示すように、 D フリップフロップ 4 1 . 4 2 及び N A N D ゲート回路 4 3 とによって構成される。

(発明が解決しようとする課題)

ところで、上述した第6回及び第7回に示す従来のパルス同期化回路4においては、第1のクロックCK1と第2のクロックCK2とが非同期である場合、パルス同期化回路4に入力する入力(入力パルス)aと第2のクロックCK2との数

この競合について、第8図を用いて説明する。 同図に示すように、入力(入力パルス)aの立上がりと第2のクロックCK2の立上がりとが時期 t。において極めて接近している場合、入力パル スaに含まれるノイズやクロックジッタ等により酸合状態となり、その出力が時刻に。に出力される h (1) と時刻に、に出力される h (2) との 2 つが存在し、出力タイミングが 1 クロック分不確定となるという問題点がある。

そこで、本発明は、前記した入力パルスとクロックパルスとの競合状態を判定する機能を有し、その競合を避けて安定な同期化が可能なパルス同期化回路を提供することを目的とする。

(課題を解決するための手段)

ッチ 回路 の 出力 に よ り 切 り 換 え て 出力 す る ス イ ッチ と 、 前 紀 ス イ ッチ の 出力 を 前 紀 第 2 の ク ロ ック で ラ ッチ し て 確 定 し た 同 期 化 パ ル ス 出力 を 得 る 第 2 の ラ ッチ 回路 と よ り な る こ と を 特 被 と す る パ ルス 同 期 化 回路 を 提供 す る も の で あ る。

(実施例)

以下、本発明のパルス同期化回路について、単 付因面を参照して説明する。

第1回は本発明のパルス同類化回路の一実施例を示すプロック図、第2回及び第3回は本発明のパルス同期化回路を説明するための図、第4回は本発明のパルス同期化回路の周辺回路を示すプロック図、第5回は本発明のパルス同期化回路の動作説明用タイミングチャートである。

まず、 第 4 図を用いて本発明のパルス同期化回路 3 及びその 周辺回路について説明する。 第 1 の計 数回路 1 には第 1 のクロック C K 2 がそ れぞれ入力される。 パルス同期化回路 3 には第 1 のクロック C K 2 及びタイミン

グパルスとが入力される。

そして、パルス問期化回路3は第1のクロックCK1により動作している第1の計数回路1からのデコードパルスを入力とし、第2のクロックCK2により動作する第2の計数回路2にリセットパルスとして出力するために、第1及び第2のクロックパルスCK1、CK2モしてタイミングパルスとによって制電されている。

次に、本発明のパルス同期化回路3の一実施例の具体的回路構成を第1回を用いて説明する。同国に示すように、パルス構整形回路31、建議回路32、判定回路33、被分回路34、第1のラッチ回路37とによって構成される。

そして、パルス幅整形回路31と遅延回路32 及び料定回路33の具体的回路構成を第2図を用いて説明する。また、本発明のパルス同期化回路3における回路動作を第5図に示すタイミングチャートを用いて説明する。

第5回に示す入力パルス a はクロックCK1に

特開平4-189023 (3)

よって生成される周期性のパルスであり、そのパルス増はクロック C K 1 の周期 T ! より大であるとする。

類 2 図に示すように、 バルス 奶 窓 形 回路 3 1 は D フリップフロップ 3 1 1 と A N D ゲート 回路 3 1 2 とよりなり、 その 出力 はパルス 処 T w (罒 T i) なる出力 b となる。このパルス 処 T w は、 クロック C K 2 の 周期 を T 1 とすれば、 T 1 / 2 < T w < T 2 に 段 定される。

そして、その出力 b が入力する 22 延回路 3 2 は、インバータ 3 2 1 と D フリップフロップ 3 2 2 とよりなり、その 22 延時間 T d は、 T 1 く T d + T w < 2 T 1 に 設定され、その出力はパルス 53 弦形回路 3 1 の出力 b に対し、 22 延時間 T d (= T 1 / 2) だけ 22 延し、パルス 55 T w の出力 c となる。

そして、パルス 哲 登 形 回 路 3 1 の 出力 b 及 び 逗 延 回 路 3 2 の 出力 c は 判定 回路 3 3 に 入力 さ れ、 出力 b と 出力 c と の 頌 合 関係 (つ ま り、 お 互 い のパルスの 立上が りが 哲 め て 接近して いるか) を 刳

定回路33によって判定する。

3 5 図において、クロック C K 2 (1) は判定回路 3 3 の入力パルスである出力 b (以下、入力パルス n ルス b とも記す) と G 合条件になる G 2 2 のクロック C K 2 (1) でラッチした出力 d は時頭 t。 ~ t 。 の こ の 間間不定であり、 時 到 t 。 以 t L (ロー) レベルとなる。また、 2 延パルス c をラッチした 出力 e は 時 両 t 。において H (ハイ) レベルとなる。こ の ラッチ出力 d . e を デコードして 時 項 t 。にお

いて辺延パルスcの立下がりでラッチすれば、その出力!はHレベルとなり、回合状図を判定することができる。

豆するに、料定回路33は、その入力パルストがほ2のクロックCK2でラッチされず、その料定出力がLレベルであり、辺氏パルスcがほ2のクロックCK2でラッチされて、その判定出力!がHレベルであるむ合のみ、入力パルストとほこのクロックCK2とは配合するタイミング関係であると判定する。そして、判定出力!は、入力パルストの口り返し月期で保持されている。

ところで、 判定回路 3 3 による 回合 判定は、 口2 の ク ロック C K 2 が ク ロック C K 2 (1) の 条件のみならず、 ラッチ 出力 d が L レベル、 ラッチ 出力 e が H レベルの 期間、 卸 5 算 2 の ク ロック C K 2 が 時 前 t , の 正 役 を ラッチ する 位 正 関係 C K 2 (1) と 時 到 t , の 正 前 を ラッチ する 位 正 関係 C K 2 (1) と の 間 で 位 合 と 神 定 する。

従って、本免明による回合判定は、判定ウィンドを有し、判定回路 3 3 に入力する出力 b の立上

がりエッジタイミング t 。 を茲 ti に - Δ T 1 ~ Δ T 1 のウィンドとなり、 は 5 図に示す ti 合、 Δ T 1 = T 1 - T w . Δ T 1 = T d + T w - T 1 という関係にある。

この関係は、入力パルス b のパルス CT T wが、T ! / 2 < T w < T ! であり、 辺延 時間 T d が、T ! < T d + T w < 2 T ! の 的合に 成り立つ ものである。 ゆえに、 入力パルス a が上記したパルス 色を 路足する 的合には、 パルス CI ② 形回路 3 1 は不口となる。

また、入力パルス a がアナログ回路により生成される場合には、パルス (1) 登形回路 3 1 と 2 延回路 3 2 とをアナログ手段で (1) 成し、上配した T w. T d の 条件を口たすように (2) 位することも 可能である。

口1図における口分回路34は、 神定回路33 の 神定出力 fを所定回数 口分して有 口であるか、 っまり、所定レベル以上であるかどうかを 神定するものであり、公知の手段を用いることができ、 口分回路34を用いることによりノイズびによっ て 摂動作することがなく、安定した料定条件が設定される。

第1のラッチ回路35は、スイッチ36を切り換えるタイミングを決定するもので、第1のラッチ回路35に入力する入力パルス、つまり複分回路34の出力パルスの周期より十分長い周期を有する切換タイミングパルスで動作する。

そして、種分回路34における数合判定が有意となった場合、第1のラッチ回路35で決定遅延の出力がによりスイッチ36の出力をは更延回路32の出力がルス(遅延パルス)。となり、数合科定が有意でなければ、スイッチ36の出力はがルス幅整形回路31の出力パルストと第2のクロックCK2によりラッチされるが、数合条件の場合には、遅延パルス。をラッチするので、数合を避けることができる。

第 2 の ラッチ回路 3 7 は 第 3 図に示すように、 D.フリップフロップ 3 7 1 . 3 7 2 . 3 7 3 と N A N D ゲート回路 3 7 4 とによって構成され、そ の動作は周知の如く、入力gの立上がりエッジの直後のクロックタイミングによりラッチされた負極性パルストを出力する。

第5 図において、第2のクロックCK2のクロックタイミングCK2(1)、CK2(2)、CK2(1) CK2(1) CK2(1)

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非同期であっても、競合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。


4. 図面の簡単な説明


第1 図は本発明のパルス同期化回路の一実施例の構成を示すプロック図、第2 図及び第3 図は本発明のパルス同期化回路を説明するための図、第4 図は本発明のパルス同期化回路の周辺回路を示

すプロック図、第.5 図は本発明のパルス同期化回路の動作説明用タイミングチャート、第.6 図は従来のパルス同期化回路を示す構成図、第.7 図は従来のパルス同期化回路の周辺回路を示すプロック図、第.8 図は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 ··· 是 廷 回 路 、 3 3 ··· 料 定 回 路 、 3 4 ··· 複 分 回 路 、 3 5 ··· 第 1 の ラッチ 回路 、 3 6 ··· ス イッチ 、 3 7 ··· 第 2 の ラッチ 回路 。


特許出職人 日本ピクター株式会社







第 4 区

BEST AVAILABLE COPY







特別平4-189023 (6)

